SDC2026议题预告 | 从漏洞检测到利用：知识驱动的 RISC-V 硬件安全分析技术

RISC-V 的开放性和模块化降低了处理器硬件设计门槛，也使安全分析面临实现多样、漏洞机理复杂等挑战。

本报告介绍一套面向 RISC-V 处理器硬件的知识驱动多智能体的漏洞分析方法。该方法将处理器安全规范、体系结构知识、设计文档、代码依赖关系和历史漏洞经验纳入统一知识体系，通过多个智能体协作完成漏洞检测、根因分析与自动化攻击利用。具体包括：面向 RTL 的多智能体静态检测方法，面向 IBEX 等处理器 IP 的差分模糊测试方法，结合静态代码与动态波形证据的自动根因分析方法，以及面向漏洞利用条件推导、PoC 构造和仿真调试的漏洞利用智能体。

上述技术已在 HACK@DATE 2025、HACK@CHES 2025 和 HACK@DAC 2026 国际硬件安全竞赛中得到实践验证，获得全球首个三届冠军大满贯。

1.掌握 RISC-V 硬件漏洞知识驱动多智能体完整分析链路

2. 学习 RTL 静态检测、差分模糊测试、自动根因分析实战方案

3. 了解拿下国际硬件安全竞赛三届大满贯的一线落地经验

报名参会

来SDC现场解锁更多议题细节