字节跳动网络工程团队三篇论文入选 DesignCon 2024

近日，全球最具影响力的高速通信和系统设计会议技术论坛 DesignCon 2024 已于美国加州圣克拉拉成功举办。该论坛涵盖了芯片、电路板和系统设计等各个方面的技术论文会议，吸引了来自世界各地的专业人士、工程师和研究人员，分享最新的技术进展、研究成果和实践经验，共同推动行业的发展。

本次会议后，DesignCon官网共展示了来自全球的近 60 篇论文，字节跳动网络工程团队有 3 篇论文入选。

字节跳动本次入选的 3 篇论文主要涉及 800G 端口下 LPO 系统的设计与实践、224G SerDes 系统设计的低损耗链路设计方案以及 PCB 加工误差对信号完整性影响分析。这为未来 800G LPO 系统以及基于 224G SerDes 的硬件系统大规模生产部署和商业化应用提供了扎实的理论基础，展现了字节跳动网络工程团队在高速硬件系统的技术能力，同时为硬件行业高水平发展贡献了关键技术输出。

字节跳动在 DesignCon 2024 的论文演讲现场

下面介绍一下本次入选三篇论文里的主要工作。

论文 1: 800G Linear Direct Drive Network System Design & Implementation

论文背景：

在数据中心网络系统中，LPO（Linear- Direct - Drive Pluggable Optics）模块的应用相对于传统 DSP 模块在成本、功耗、延迟等方面具有一定的优势，但也给系统设计端到端带来了重大挑战，包括器件和模块之间的信号完整性设计、光电链路一致性设计、生产和系统端到端可测试性、以及网络系统的可运维性。这些将阻碍 LPO 系统产业化应用，目前产业界正在努力突破这些系统级挑战。

论文成果：

论文深入分析了 LPO 系统在理论和应用方面所面临的挑战，重点探讨如何在系统设计中优化高速信道。通过系统级别调整更好的实现端到端信号完整性，全面展示 800G LPO 系统在单模、多模模块下的链路真实性能，同时结合实际应用场景对 LPO 系统如何落地提出可行性建议。

论文下载链接：https://dcon24.mapyourshow.com/8_0/sessions/session-details.cfm?scheduleid=124

论文 2: PCB manufacturing technology and tolerance control for 224G channel

论文背景：

在过去的 20 年里，SerDes 速率从 1Gbps快速向 100Gbps 及以上迈进，信号编码从 NRZ 变为 PAM4，信道带宽从小于 0.5GHz 到 28GHz 和 56GHz 以上。相比 112Gbps 速率，224Gbps 速率下高速系统需要更低的损耗、更宽的带宽、更好的阻抗控制、更低的串扰、更少的Skew等才能使系统更好对工作，这对 PCB 的加工技术与误差管控提出了更高的要求。

论文成果：

论文深入研究了 PCB 加工公差控制对 224Gbps 通道性能的影响，并探讨了可能的 224Gbps 长距离（LR）拓扑结构。分析表明，PCB 传输线和通孔电镀公差对通道性能有显著影响，必须在系统设计中增加加工误差对信号完整性影响分析。总体而言，PCB 技术和公差控制在实现高性能 224Gbps 通道中起着关键作用，在系统设计中需要仔细考虑系统架构以实现下一代长距通道的应用。

论文下载链接：https://dcon24.mapyourshow.com/8_0/sessions/session-details.cfm?scheduleid=169

论文 3: 224G Ultra-low Loss PCB Solution

论文背景：

224Gbps 速率下，高速链路的损耗需求对目前用于传输 112Gbps 速率的 PCB 和高速材料提出了巨大的挑战，因此需要寻找新一代损耗更低的 PCB 解决方案。本文基于介质损耗和导体损耗理论，从树脂分子结构、增强材料类型和铜箔粗糙度等方面分析了针对 224Gbps 的 PCB 高速材料研究方向，并结合不同的 PCB 层叠方式和新的铜箔粗糙度处理工艺，提出一种超低损耗的 PCB 解决方案。

论文成果：

论文深入研究了 224G 高速 PCB 材料在高速信号传输中的挑战，并提出了相应的解决方案。通过对不同 PCB 堆栈设计和新型铜箔粗糙处理工艺的研究，提出了一种无增强材料，完全由改性PPO 树脂作为传输介质的 PCB 解决方案。该方案可以显著降低 PCB 的插入损耗，并提高 224G 高速 PCB 的性能表现。仿真和实验数据表明，与上一代 112G 速率相比，该方案的插入损耗性能提升了 21.5%，可以为 224G 速率下 PCB 损耗设计提供参考。

论文下载链接：https://dcon24.mapyourshow.com/8_0/sessions/session-details.cfm?scheduleid=149

团队介绍

字节跳动网络工程

字节跳动网络工程团队，负责字节全球网络基础设施的规划、研发、运营工作，致力于打造全球骨干网以更好的支撑业务的数据传输和用户覆盖，通过自研硬件、SDN 技术及高速网络打造高性能、低时延、可自愈的数据中心网络。

字节跳动自研交换机

为了更好支撑超大规模网络运维自动化和定制化特性的应用，字节跳动于 2019 年启动自研交换机的研发，经过多年的技术储备和历练，最终实现在 2023 年全面上线自研交换机的目标，目前大规模交付的 100G/400G 网络，全由自研交换机覆盖，硬件采用 JDM + CM 模式研发，软件则是字节跳动自研的 Lambda OS。

51.2T 800G 自研交换机是字节跳动网络工程团队自研的最新一代产品，主要应用在高带宽需求的 HPN、DCN 网络，此款产品采用创新的密集过孔区域布线空间复用方案（已申请专利），使用 1 张 MAC PCB 板承载 64 个 800G 端口，整体设计同时兼具低成本、高性能和高质量的特点。该款设备即将在 2024 年 2 月底实现规模化上线，这将是全球第一个实现 51.2T 全端口支持 LPO（Host IL<7dB）的设备，也是全球率先实现 800G 实际规模部署的产品。